/****************************************************************************
    +-+-+-+-+-+-+-+-+-+-+ +-+-+-+-+-+-+-+-+-+-+-+-+ +-+-+ +-+-+-+-+-+-+-+-+
    |F|u|n|c|t|i|o|n|a|l| |V|e|r|i|f|i|c|a|t|i|o|n| |o|f| |H|a|r|d|w|a|r|e|
    +-+-+-+-+-+-+-+-+-+-+ +-+-+-+-+-+-+-+-+-+-+-+-+ +-+-+ +-+-+-+-+-+-+-+-+

    FILE            dut.sv

    DESCRIPTION     

 ****************************************************************************/

`ifndef DUT_SV
`define DUT_SV

/**
 * Module: dut
 */
module dut#(
        parameter ADDR_WIDTH  = 32,
        parameter RDATA_WIDTH = 32,
        parameter WDATA_WIDTH = 32,
        parameter SLV_NUM = 15
    )
    (
        ref logic [ADDR_WIDTH - 1 : 0]  paddr,
        ref logic [SLV_NUM - 1 : 0]     psel,
        ref logic                       penable,
        ref logic                       pwrite,
        ref logic [WDATA_WIDTH - 1 : 0] pwdata,
        ref logic                       pready,
        ref logic [RDATA_WIDTH - 1 : 0] prdata,
        ref logic                       pslverr
    );
endmodule : dut

`endif