init
This commit is contained in:
30
code/Vezba 13 - prateci materijal/i2c_uvc/examples/dut.sv
Normal file
30
code/Vezba 13 - prateci materijal/i2c_uvc/examples/dut.sv
Normal file
@@ -0,0 +1,30 @@
|
||||
/****************************************************************************
|
||||
+-+-+-+-+-+-+-+-+-+-+ +-+-+-+-+-+-+-+-+-+-+-+-+ +-+-+ +-+-+-+-+-+-+-+-+
|
||||
|F|u|n|c|t|i|o|n|a|l| |V|e|r|i|f|i|c|a|t|i|o|n| |o|f| |H|a|r|d|w|a|r|e|
|
||||
+-+-+-+-+-+-+-+-+-+-+ +-+-+-+-+-+-+-+-+-+-+-+-+ +-+-+ +-+-+-+-+-+-+-+-+
|
||||
|
||||
FILE dut.sv
|
||||
|
||||
DESCRIPTION
|
||||
|
||||
****************************************************************************/
|
||||
|
||||
`ifndef DUT_SV
|
||||
`define DUT_SV
|
||||
|
||||
/**
|
||||
* Module: dut
|
||||
*/
|
||||
module dut#(
|
||||
parameter ADDR_WIDTH = 7,
|
||||
parameter DATA_WIDTH = 8
|
||||
)
|
||||
(
|
||||
input logic clk,
|
||||
input logic rst,
|
||||
ref logic sda,
|
||||
ref logic scl
|
||||
);
|
||||
endmodule : dut
|
||||
|
||||
`endif
|
||||
Reference in New Issue
Block a user